DFLIPFLOP
Bascule D
Aperçu
Description
Ce bloc sort son état d'entrée (D) quand l'entrée de validation (en) est à 1 sur le front montant de l'horloge clk. La sortie !Q est la négation logique de Q. Cette bascule est aussi connue comme une bascule de retard puisque l'état de l'entrée n'est modifié qu'au front montant suivant de l'horloge.
Ce bloc est utilisé comme élément de base des registres à décalage.
La table de vérité de ce bloc est la suivante :
| clk | en | D | Qn | !Qn |
|---|---|---|---|---|
| ↑ | 0 | X | Qn-1 | !Qn-1 |
| ↑ | 1 | 0 | 0 | 1 |
| ↑ | 1 | 1 | 1 | 0 |
| Pas de front | X | X | Qn-1 | !Qn-1 |
où X signifie "indifférent" et
Qn-1
est l'état de sortie antérieur de
Qn
Types de données
Le bloc supporte les types suivants :
Entrées :
D : scalaire. Seulement le type entier int8 de Scilab.
en : scalaire. Le type réel double de Scilab.
clk : scalaire. Le type réel double de Scilab..
Une entrée positive est considérée comme un 1 logique, une entrée négative ou nulle comme un 0 logique.
Sorties : scalaires. Type int8 de Scilab.
Propriétés par défaut
always active: non
direct-feedthrough: oui
zero-crossing: non
mode: non
regular inputs:
- port 1 : size [1,1] / type 5
- port 2 : size [1,1] / type 1
- port 3 : size [1,1] / type 1
regular outputs:
- port 1 : size [1,1] / type 5
- port 2 : size [1,1] / type 5
number/sizes of activation inputs: 0
number/sizes of activation outputs: 0
continuous-time state: non
discrete-time state: non
object discrete-time state: non
name of computational function: csuper
Fonction d'interfaçage
SCI/modules/scicos_blocks/macros/IntegerOp/DFLIPFLOP.sci
Voir aussi
- DLATCH — Bascule D transparente
- SRFLIPFLOP — Bascule SR
- JKFLIPFLOP — Bascule JK
| Report an issue | ||
| << CONVERT | Palette Entier | DLATCH >> |